Маломощный IEEE 802.15.4-2006-совместимый трансивер диапазона 800/900 МГц для Zigbee- и ISM-применений - AT86RF212
1. Введение
AT86RF212 — маломощный и низковольтный РЧ трансивер диапазона 800/900 МГц, который специально разработан для недорогих IEEE 802.15.4- и ZigBee-совместимых применений, а также для ISM-применений с повышенными скоростями передачи данных. Работая в диапазонах частот менее 1 ГГц, он поддерживает передачу данных на малых скоростях (20 и 40 кбит/сек) по стандарту IEEE 802.15.4-2003, а также имеет опциональную возможность передачи на повышенных скоростях (100 и 250 кбит/сек) при использовании модуляции O-QPSK в соответствии со стандартом IEEE 802.15.4-2006. Более того, при использовании специальных высокоскоростных режимов, возможна передача на скорости до 1000 кбит/сек.
AT86RF212 можно считать функциональным блоком, который соединяет антенну с интерфейсом SPI. Все критичные для РЧ тракта компоненты, за исключением антенны, кварцевого резонатора и блокировочных конденсаторов, интегрированы в ИС. Для улучшения общесистемной энергоэффективности и разгрузки управляющего микроконтроллера в ИС интегрированы ускорители сетевых протоколов (MAC) и AES-шифрования.
1.1. Общее техническое описание
ИС однокристального РЧ трансивера AT86RF212 представляет собой завершенное решение РЧ интерфейса, соединяющего микроконтроллер с антенной. В ее состав входят аналоговый РЧ тракт, каскады цифровой модуляции и демодуляции, в т.ч. схемы синхронизации по частоте и времени, а также блок буферизации данных. Количество внешних компонентов сведено к минимуму: требуется подключение только антенны, фильтра (при высоких уровнях выходной мощности), кварцевого резонатора и четырех блокировочных конденсаторов. Дифференциальные двунаправленные выводы подключения антенны используются, как в режиме приема, так и в режиме передачи, что исключает потребность в установке внешнего антенного коммутатора. Для управления внешним усилителем мощности предусмотрено два цифровых сигнала управления (дифференциальная пара). Структурная схема трансивера показана на Рис. 1.
Рис. 1. Структурная схема AT86RF212
Тракт приемника выполнен по архитектуре с оцифровкой низкочастотного сигнала ПЧ. После фильтрации и понижения частоты, низкочастотный сигнал ПЧ оцифровывается, а затем подается в блок цифровой обработки. Связь между приемником и передатчиком реализована по технологии DSSS (передача широкополосного сигнала по методу прямой последовательности) с использованием различных схем модуляции и чип-кодов. AT86RF212 поддерживает два вида модуляции: двоичная фазовая манипуляция (BPSK), определенная стандартом IEEE 802.15.4-2006, а также опциональная квадратурная фазовая манипуляция со смещением (O-QPSK). В применениях, которые не требуют совместимости со стандартами IEEE и где требуется передача на более высоких скоростях, чем определено стандартами, могут использоваться специальные высокоскоростные режимы, основанные на O-QPSK-модуляции.
Для хранения принимаемых и передаваемых данных предусмотрен общий буфер размером 128 байт.
AT86RF212 на аппаратном уровне поддерживает 128-битные алгоритмы защиты данных. К встроенному автономному сопроцессору AES-шифрации/дешифрации можно осуществлять доступ в любой момент, независимо от выполняемых трансивером действий. Для конфигурации AT86RF212, чтения и записи памяти данных, а также доступа к AES-сопроцессору предусмотрены интерфейс SPI и дополнительные сигналы управления.
Для питания встроенных аналоговых и цифровых каскадов напряжением 1.8 В в ИС интегрированы стабилизаторы напряжения LDO-типа. Содержимое регистров сохраняется даже после перевода ИС в режим SLEEP, когда встроенные стабилизаторы напряжения отключаются. Каскады обработки сигналов приема и передачи являются высокоинтегрированными и оптимизированы с точки зрения снижения энергопотребления.
2. Расположение и описание выводов
Трансивер AT86RF212 выпускается в 32-выводном RoHS-совместимом корпусе QFN. Его расположение выводов представлено на рисунке 2, а описание — в таблице 1.
Рис. 2. Расположение выводов AT86RF212
Табл. 1. Описание выводов
Номер вывода | Обозначение | Тип | Описание |
1 | DIG3 | Цифровой выход | Сигнализация работы трансивера в режиме приема или передачи |
2 | DIG4 | Цифровой выход | Инверсный DIG3 выход сигнализации работы трансивера в режиме приема или передачи |
3 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
4 | RFP | РЧ порт | Дифференциальный РЧ сигнал |
5 | RFN | РЧ порт | Дифференциальный РЧ сигнал |
6 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
7 | DVSS | Общий вывод | Общая цепь аналоговых каскадов |
8 | /RST | Цифровой вход | Вход сброса с активным низким уровнем |
9 | DIG1 | Цифровой выход | Выход управления опциональным антенным коммутатором |
10 | DIG2 | Цифровой выход | 1. Инверсный DIG1 выход управления опциональным антенным коммутатором. 2. Выход сигнализации приема посылки. |
11 | SLP_TR | Цифровой вход | Многофункциональный вход управления: перевод в состояние SLEEP, возобновление нормального функционирования, запуск передачи и управление состояниями приемника (активный высокий уровень) |
12 | DVSS | Общий вывод | Общая цепь цифровых каскадов |
13 | DVDD | Питание | Внутренне-сформированное напряжение питания цифровых каскадов (1.8В) |
14 | DVDD | Питание | Внутренне-сформированное напряжение питания цифровых каскадов (1.8В) |
15 | DEVDD | Питание | Вход подачи напряжения питания цифровых каскадов |
16 | DVSS | Общий вывод | Общая цепь цифровых каскадов |
17 | CLKM | Цифровой выход | Программируемый выход синхронизации (250 кГц…16 МГц) |
18 | DVSS | Общий вывод | Общая цепь цифровых каскадов |
19 | SCLK | Цифровой вход | Вход синхронизации интерфейса SPI |
20 | MISO | Цифровой выход | Выход передачи данных интерфейса SPI |
21 | DVSS | Общий вывод | Общая цепь цифровых каскадов |
22 | MOSI | Цифровой вход | Вход приема данных интерфейса SPI |
23 | /SEL | Цифровой вход | Вход выбора ИС интерфейса SPI |
24 | IRQ | Цифровой выход | 1. Запрос прерывания (конфигурируемый активный уровень). 2. Сигнализация состояния буфера посылки (активный высокий уровень). |
25 | XTAL2 | Аналоговый вывод | Вывод подключения кварцевого резонатора |
26 | XTAL1 | Аналоговый вывод | Вывод подключения кварцевого резонатора |
27 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
28 | EVDD | Питание | Вход подачи напряжения питания аналоговых каскадов |
29 | AVDD | Питание | Внутренне-сформированное напряжение питания аналоговых каскадов (1.8В) |
30 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
31 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
32 | AVSS | Общий вывод | Общая цепь аналоговых каскадов |
PAD | AVSS | Общий вывод | Общая цепь аналоговых каскадов, подключенная к теплорассеивающей площадке корпуса QFN |
3. Схемы включения
3.1. Базовая схема включения
Базовая схема включения AT86RF212 с разъемом подключения несимметричной антенны показана на рисунке 3. Здесь, несимметричный РЧ вход с импедансом 50 Ом преобразовывается в дифференциальный РЧ порт с импедансом 100 Ом. Для этого, в схеме применен симметрирующий трансформатор B1. Конденсаторы C1 и C2 предназначены для согласования РЧ входа с РЧ портом. В зависимости от используемых уровней передачи для соответствия некоторым регуляторным нормам, в т.ч. FCC 47 (секция 15.247), ERC/REC 70-03 или ETSI EN 300 220, может потребоваться применение внешнего фильтра F1.
Рис. 3. Базовая схема включения
В схеме предусмотрено несколько блокировочных конденсаторов для фильтрации внешнего питания: CB2 и CB4 на вводах подачи внешнего питания аналоговых (EVDD, вывод 28) и цифровых (DEVDD, вывод 15) каскадов, соответственно. Для повышения стабильности также предусмотрено еще два блокировочных конденсатора CB1 и CB3, связанных с выходами встроенных стабилизаторов напряжения питания аналоговых и цифровых каскадов, соответственно. Все блокировочные конденсаторы, для достижения наилучших характеристик, должны располагаться, как можно более близко к выводам ИС и соединяться с общей цепью по проводникам с малым сопротивлением и индуктивностью.
Встроенный в ИС кварцевый генератор необходимо дополнить схемой, состоящей из кварцевого резонатора (XTAL) и двух нагрузочных конденсаторов (CX1, CX2). Для достижения наилучшей точности и стабильности задающего генератора необходимо исключить большие паразитные емкости. Печатные проводники, соединяющие кварцевый резонатор с выводами ИС, должны быть как можно более короткими. Кроме того, они должны находиться вне зоны влияния цифровых сигналов ввода-вывода. Данное требование особенно важно соблюдать при использовании высокоскоростных режимов передачи, в которых перекрестное влияние цифровых сигналов на выводы подключения кварцевого резонатора может привести к ухудшению результирующих характеристик системы. В связи с этим, в схеме также предусмотрен фильтр низких частот (C3, R1), который должен быть расположен вблизи вывода CLKM и позволяет ограничить гармонический состав сигнала CLKM. Данный фильтр можно исключить из схемы, если вывод CLKM не используется для синхронизации управляющего микроконтроллера. В таком случае, данный вывод необходимо отключить во время инициализации ИС.
«Земляной» слой печатной платы необходимо разделить на четыре зоны: аналоговую, цифровую, зону антенны и зону кварцевого резонатора, а соединяться эти зоны должны специальной площадкой (PAD), предусмотренной на корпусе QFN.
3.2 Схема включения с использованием дополнительных аппаратных ресурсов
К числу дополнительных аппаратных ресурсов ИС, которые влияют на схему включения, относятся:
- Выводы выбора оптимальной антенны DIG1/DIG2.
- Выводы сигнализации режимов прием/передача DIG3/DIG4.
- Вывод сигнализации приема посылки DIG2.
Все остальные дополнительные возможности ИС не влияют на схему ее включения.
Пример схемы с демонстрацией использования дополнительных аппаратных ресурсов ИС показан на рисунке 4. Не смотря на то, что в этой схеме задействованы все дополнительные возможности ИС, на самом деле, можно использовать все эти возможности по отдельности или в требуемой комбинации.
Рис. 4. Схема включения с использованием дополнительных аппаратных ресурсов
В этой схеме, также как и в базовой, для преобразования дифференциального РЧ порта (выводы RFP и RFN) трансивера в несимметричный РЧ сигнал используется симметрирующий трансформатор (B1). Для поочередного подключения раздельных внешних трактов приема и передачи предусмотрены РЧ коммутаторы (SW1, SW2).
Данные коммутаторы управляются дифференциальными выходами сигнализации приема/передачи DIG3/DIG4.
Схемой также предусматривается возможность выбора одной из двух антенн. Благодаря этому, микроконтроллер, пользуясь алгоритмом поиска оптимальной антенны или статистическими данными о качестве канала связи, может выбирать более надежный РЧ тракт. Выбором одной из антенн управляет сигнал на выводе DIG1, воздействующий на РЧ коммутатор SW2. Внешний тракт приема дополнен опциональным малошумящим усилитель (N2), связанный с РЧ трансивером через коммутатор SW1.
Во время передачи генерируемый AT86RF212 РЧ сигнал усиливается внешним усилителем мощности N1, на выходе которого, перед антенным коммутатором SW2, предусмотрен ФНЧ для подавления паразитных гармоник. В данном примере для управления антенным коммутатором используется только один выход DIG2, а для получения дифференциального сигнала используется внешний инвертор. Это связано с тем, что DIG2 задействован в качестве выхода сигнализации приема посылки. Если же эта функция не нужна, то выводы DIG1/DIG2 можно использовать как дифференциальную пару, управляющую внешним РЧ коммутатором напрямую, без дополнительного инвертора.
Автор документа: Жанна Свирина
, http://www.gaw.ru" |
Дата публикации: 27.06.2008 Дата редактирования: 11.01.2010 |
Кол-во просмотров 7001 | |
Все новости одной лентой |