Среда проектирования Quartus II версии 14.1 позволяет достичь производительности 1.5 TFLOPS первых в индустрии ПЛИС FPGA с аппаратными DSP-блоками вычислений с плавающей точкой
 

Новая версия среды проектирования обеспечивает расширенную поддержку Систем-на-Кристалле и ПЛИС FPGA семейства Arria 10, а также ускоряет время разработки приложений



Altera Corporation выпустила новую версию среды проектирования Quartus® II v14.1 с расширенной поддержкой Систем-на-Кристалле и ПЛИС FPGA семейства Arria® 10, первых в отрасли ПЛИС FPGA с аппаратно реализованными DSP-блоками вычислений с плавающей точкой и единственных в индустрии Систем-на-Кристалле, выполненных по технологии 20 нм, со встроенным ARM процессором. Последняя версия ПО обеспечивает полнофункциональную поддержку DSP-блоков вычислений с плавающей точкой, интегрированных в ПЛИС и СнК семейства Arria 10. Разработчики могут выбрать один из трех методов проектирования DSP-решений для достижения производительности цифровой обработки сигналов вплоть до 1,5 TFLOPS. Программное обеспечение также включает несколько инструментов оптимизации, которые в свою очередь улучшают производительность решения, уменьшая время создания проектов на базе устройств Arria 10.

Встроенные в Системы-на-Кристалле и ПЛИС Arria 10, IEEE 754-совместимые, DSP-блоки вычислений с плавающей точкой обеспечивают непревзойденный уровень производительности, высокую продуктивность разработки и эффективность использования программируемой логической схемы. Среда проектирования Quartus II v14.1 предлагает передовой инструмент для различных вариантов исходных данных, направленных на использование DSP-блоков, позволяя пользователям ускорить разработку и реализацию решений для таких ресурсоемких приложений, как высокопроизводительные вычислительные системы (HPC), радары и медицинские системы обработки и формирования изображений. Среда Quartus II поддерживает несколько методов проектирования, включая язык OpenCL для системных программистов, инструмент DSP Builder для разработчиков, использующих модельно-ориентированный метод, и язык описания аппаратуры (HDL), который предназначен для традиционных разработчиков FPGA-приложений. В отличие от программной реализации, аппаратные DSP-блоки не расходуют ценные ресурсы логической схемы при проведении вычислений с плавающей точкой.

Новые возможности Quartus II v14.1 включают:

  • Улучшенный Design Space Explorer II (DSE II), инструмент оптимизации производительности приложений, обеспечивающий сбор и анализ данных в режиме реального времени. Эти данные могут быть использованы для пошагового сравнения эффективности различных вариантов проекта по таким показателям, как быстродействие, размер кода и энергопотребление.
  • Оптимизированный централизованный каталог IP-ядер функций и улучшенный графический интерфейс пользователя (GUI) позволяют упростить операции хранения и поиска всех пользовательских IP-ядер в едином пространстве.
  • Добавлена поддержка новых энергонезависимых ПЛИС семейства MAX® 10, интегрирующих два независимых блока конфигурационной FLASH-памяти, аналого-цифровые преобразователи и программно реализованный процессор Nios II в компактных, недорогих программируемых логических устройствах с минимальным временем конфигурации.
  • Усовершенствованный анализатор последовательного канала данных JNEye, который упрощает дальнейшую разработку и моделирование на уровне печатной платы. JNEye позволяет разработчикам легко и быстро оценить и оптимизировать уровень вносимых потерь и перекрестных помех каналов данных высокоскоростных приемопередатчиков в ПЛИС FPGA и Системах-на-Кристалле SoC FPGA компании Altera.

Подробная информация об особенностях среды проектирования Quartus II версии 14.1 доступна на веб-странице What’s New in Quartus II Software.

Цены и доступность

Обе версии среды разработки Quartus II v14.1, распространяемая по подписке Subscribtion Edition и бесплатная Web Edition, доступны для скачивания с сайта Altera. Программа подписки упрощает пользование программным обеспечением компании Altera путем консолидации затрат на приобретение программных продуктов и обслуживание в единый ежегодный платеж. Клиенты по подписке получают полный пакет среды разработки Quartus II, симулятор ModelSim®-Altera Starter Edition и полную лицензию на библиотеку IP-ядер функций Base Suite, включающий наиболее популярные IP-ядра компании Altera, такие как DSP-блоки и контроллеры памяти.



Опытные образцы доступны для заказа в ООО «Гамма Плюс»

 
Автор документа: Антон Любтеев , http://www.icgamma.ru"
Дата публикации: 28.01.2015
Дата редактирования: 28.01.2015
Кол-во просмотров 2094
 
 Все новости одной лентой