Это лицензионное соглашение позволит использовать SLP-макросы в стандартных специализированных продуктах

Sidense Corp., ведущий разработчик топологических блоков (IP Core) логической, энергонезависимой (LNVM) однократно программируемой (OTP) памяти, и ON Semiconductor, один из крупнейших поставщиков высокопроизводительных полупроводниковых решений для энергоэффективной электроники, объявили о том, что Sidense портировала свою линейку 180-нанометровой однократно программируемой памяти семейства SLP (Sidense Low Power) на 180-нанометровую технологическую платформу для устройств обработки цифровых и аналого-цифровых сигналов ONC18, компании ON Semiconductor.

Это лицензионное соглашение позволит использовать SLP-макросы в стандартных специализированных продуктах (ASSP) компании ON Semiconductor и интегрировать топологические блоки OTP памяти в заказные интегральные схемы (ASIC), выпускаемые ON Semiconductor. Помимо этого, Sidense сможет оказывать полномасштабную поддержку собственных заказчиков, которые заинтересованы в использовании SLP макросов и технологических возможностей ON Semiconductor в производстве интегральных схем. Размер памяти одного SLP макроса может достигать 256 Кбит.

Семейство стандартных логических ячеек ONC18 сочетает библиотеку высокопроизводительных энергоэффективных IP-блоков и памяти с поддержкой большого числа портов ввода/вывода и передовыми интерфейсами внешней памяти. Выполненные по современному 0.18 мкм CMOS технологическому процессу, семейство ONC18 отличается малыми размерами кристалла и небольшой стоимостью, что крайне важно в средне- и крупносерийных приложениях.

• Технологии:
  • 0.18 мкм высокоэффективный технологический процесс ONC18
  • До шести слоев металлизации и RDL
  • До 10 млн. логических вентилей и 7 Мбит RAM памяти
• Высокое соотношение энергопотребления и производительности:
  • Бесступенчатый 18 х 18 умножитель, 4 нс при 125 °C
  • Тактовая частота 266 МГц
  • Напряжение питания ядра: 1.8 или 1.5 В
  • Напряжение питания линий ввода/вывода: 1,5 / 1,8 / 2,5 или 3,3 В
  • Толерантность линий ввода/вывода к уровню напряжения 3.3 / 5 В
  • Логика и память с высоким пороговым напряжением и низким уровнем утечки
• Оптимальное сочетание размеров, скорости, производительности и цены:
  • Высокий уровень плотности: 125000 ячеек на мм2
  • Низкая потребляемая мощность: 46 нВт / МГц на ячейку (при FO = 1; VDD = 1.8 В)
• Температура перехода от -55 до 150 ° C
• Широкий набор программных и топологических блоков:
  • 10/100 Ethernet MAC, I2C
  • Ядра R8051, ARM и набор периферии
  • Тракт шины и контроллеры DDR и DDR2
• Расширенная поддержка памяти:
  • Синхронная одно- и двухпортовая до 16К х 64
  • Выделенные порты интерфейса самотестирования (BIST)
  • Компиляторы памяти, оптимизированные по скорости, объему и малому энергопотреблению
  • Быстродействие памяти до 360 МГц в конфигурации однопортовой SRAM размером 2048 х 32
  • Доступна программируемая пользователем ROM память
• Преобразуемые в FPGA специальные возможности памяти:
  • Режимы выходного регистра, сдвигового регистра, FIFO
  • Функция "чтение перед записью" (Xilinx)
  • Функция "бкз изменения" (Xilinx)
  • Размер MRAM (Altera)
• Широкие возможности ячеек линий ввода/вывода:
  • Поддержка уровней сигналов: LVTTL, LVCMOS, PCI 33/66, SSTL I/II, HSTL, LVPECL , LVDS, DCI
  • Выходной импеданс: 25 Ом или 50 Ом для схем с цифровым управлением импедансом
• PLL генераторы
• Широкий ассортимент корпусов:
  • BGA с шагом выводов от 0.65 до 1.27 мм
  • CSP, QFP, CQFP, TQFP, PLCC, LCC, JLCC
  • Согласованные дифференциальные пары
  • Шины с контролируемым импедансом
  • Многокристальное исполнение с интегрированной FLASH памятью
  • Цикл испытаний на отказоустойчивость по требованию заказчика
• Различные методы диагностических функциональных испытаний (DFT)
  • Интеграция цепей сканирования
  • Встроенная схема самотестирования (BIST) блоков памяти
  • Автоматическая генерация тестовой программы (ATPG)
  • Интеграция функций периферийного сканирования JTAG
• Уровень защиты от электростатических разрядов соответствует или превышает требования JEDEC
  • 2000 В - модель человеческого тела (HBM)
  • 500 В - модель контактного разряда (CDM)
  • 250 В - машинная модель (MM)
• Ток защелкивания более 100 мА при 85°C
• Возможно использование многослойных литографических шаблонов (MLR)

Автор документа: Антон Любтеев , http://www.icgamma.ru"	Дата публикации: 24.05.2011 Дата редактирования: 24.05.2011
Кол-во просмотров 1431
Все новости одной лентой