+ AT91SAM9N12, 32-разрядный встраеваемый микроконтроллер на основе ядра ARM926EJ, 400 МГц, LCD, USB, поддержка LPDDR/DDR2/MLC NAND, корпус с 217 выводами
 

AT91SAM9N12 32-разрядный встраеваемый микроконтроллер на основе ядра ARM926EJ, 400 МГц, LCD, USB, поддержка LPDDR/DDR2/MLC NAND, корпус с 217 выводами

 

Блок-схема

AT91SAM9N12, 32-разрядный встраеваемый микроконтроллер на основе ядра ARM926EJ, 400 МГц, LCD, USB, поддержка LPDDR/DDR2/MLC NAND, корпус с 217 выводами
Увеличить

Группа компонентов

ARM

Основные параметры

ЦПУ: Ядро ARM926EJ-S
ЦПУ: DSP Нет
ЦПУ: FPU Нет
ЦПУ: F,МГц от 0 до 400
Память: RAM,КБайт 32
I/O (макс.),шт. 105
Таймеры: 32-бит,шт 6
Таймеры: Каналов ШИМ,шт 4
Таймеры: RTC Да
Интерфейсы: UART,шт 7
Интерфейсы: SPI,шт 2
Интерфейсы: I2C,шт 2
Интерфейсы: USB,шт 2
Интерфейсы: DMA,шт 8
Аналоговые входы: Разрядов АЦП,бит 10
Аналоговые входы: Каналов АЦП,шт 12
Аналоговые входы: Быстродействие АЦП,kSPS 440
VCC от 1.8 до 3.3
TA,°C от -40 до 85
Корпус LFBGA-217

Общее описание

Отличительные особенности:

  • Ядро
    • ARM926EJ-S™ ARM® Thumb® процессор с рабочей частотой до 400 МГц
    • 16 кбайт кэш данных, 16 кбайт кэш инструкций, блок управления памятью (MMU)
  • Память
    • 128 кбайт ROM памяти с функциями стандартной или защищенной начальной загрузки
    • 32 кбайт SRAM памяти, доступ за один такт на системной частоте
    • 32-битный интерфейс внешней шины с поддержкой DDR2/LPDDR, SDR/LPSDR и SRAM памяти
    • Контроллер MLC/SLC NAND FLASH памяти, программируемый код коррекции ошибки (ECC) до 24 бит
    • Системная частота до 133 МГц
  • Система
    • Схема сброса по включению питания, контроллер сброса, контроллер отключения, таймер периодических интервалов, сторожевой таймер, часы реального времени
    • Выбор режимов загрузки, команда перераспределения памяти
    • Встроенные малопотребляющий RC генератор на 32 кГц и быстродействующий RC генератор на 12 МГц
    • Малопотребляющий генератор на 32768 Гц, генератор на 16 МГц, программируемая схема ФАПЧ (PLLA) на 400…800 МГц для тактирования ядра, программируемая схема ФАПЧ (PLLB) на 100 МГц для тактирования USB интерфейса
    • 6-уровневая 32-битная матрица шины AHB
    • Два коммутатора периферийных модулей с программируемой тактовой частотой
    • Двухпортовый 8-канальный контроллер прямого доступа к памяти (DMA)
    • Расширенный контроллер прерываний и модуль отладки
    • Двухканальная программируемая схема внешнего тактового сигнала
  • Режимы пониженного энергопотребления
    • Контроллер отключения питания с четырьмя 32-битными регистрами управления резервным питанием
    • Контроллер системы питания и генератора тактовой частоты
    • Режим работы на сверхнизкой частоте, программная оптимизация режимов энергопотребления
  • Периферия
    • Контроллер графического ЖКИ разрешением до 1280 x 860
    • Контроллер интерфейса полноскоростного (FS) USB в режиме Ведомый (Device) с интегрированным приемопередатчиком
    • Контроллер интерфейса полноскоростного (FS) USB в режиме Ведущий (Host) с интегрированным приемопередатчиком
    • Контроллер высокоскоростного интерфейса SD/MMC карт памяти HSMCI
    • Два последовательных периферийных интерфейса SPI с режимом Ведущий/Ведомый (Master/Slave)
    • Два 3-канальных 32-битных таймера/счетчика
    • Один синхронный последовательный интерфейс
    • Один 4-канальный 16-битный ШИМ контроллер
    • Два 2-проводных интерфейса
    • Четыре универсальных последовательных асинхронных приемопередатчиков USART, два универсальных асинхронных приемопередатчика UART
    • 12-канальный 10-битный АЦП с поддержкой 5-проводного резистивного сенсорного экрана
    • Регистры защиты от записи
  • Модуль криптографии
    • Генератор истинно случайных чисел (TRNG), соответствующий спецификации NIST Special Publication 800-22
    • Алгоритм шифрования AES с 256-/192-/128-битным ключем, соответствующий спецификации FIPS Publication 197 (кроме SAM9N12)
    • Алгоритм шифрования SHA (SHA1 и SHA256), соответствующий спецификации FIPS Publication 180-2 (кроме SAM9N12)
    • 256 fuse-битов для крипто-ключей, 64 fuse-бита для конфигурации устройства, включая блокировку JTAG интерфейса и принудительную загрузку из внутренней ROM-памяти
  • Устройства ввода/вывода
    • Четыре 32-битных контроллера параллельного ввода/вывода
    • 105 программируемых линии ввода/вывода, мультиплексированных с тремя периферийными линиями ввода/вывода
    • Функция прерывания при изменении состояния входа на каждой линии
    • Индивидуально программируемое состояние линии — с открытым коллектором, стягивающий или подтягивающий резистор, синхронный выход
  • Напряжение питания
    • Ядро: 0.9…1.1 В
    • Резервное питание: 1.8…3.6 В
    • Линии ввода/вывода: 1.65…3.6 В
    • Аналоговая часть и USB интерфейс: 3.0…3.6 В
  • Диапазон рабочих температур: -40…+85°C
  • Корпус
    • 217-выводной BGA, шаг выводов 0.8 мм, размер 15 х 15 мм
    • 247-выводной BGA, шаг выводов 0.5 мм, размер 10 х 10 мм
Datasheet
 
SAM9N12, SAM9CN11, SAM9CN12 (8.8 Мб), 29.10.2012

Производитель
 

Где купить
 


Дистрибуторы

Дилеры

Где купить ещё

Datasheet

SAM9N12, SAM9CN11, SAM9CN12 Семейство микроконтроллеров на основе ядра ARM926™ (8.8 Мб), 29.10.2012

Связанные документы

По фирмам
SAM9N12, SAM9CN11, SAM9CN12 Семейство микроконтроллеров на основе ядра ARM926™. Краткое описание (571.8 Кб), 29.10.2012

Ссылки по теме

Архитектура и система команд RISС-процессоров семейства ARM (Рус)



Автор документа: Жанна Свирина, http://www.gaw.ru
Кол-во просмотров: 1387
Дата публикации: 29.10.2012 07:52
Дата редактирования: 20.04.2015 13:08


подписка на новости

Подпишись на новости!

Продажа силового и бронированного кабеля и провода в Москве



Мероприятия:

17-я международная выставка ChipEXPO - 2019