Архитектура организации внутренних шин с тремя отдельными 16-разрядными шинами памяти данных и одной шиной памяти программ
40-разрядный арифметико-логический модуль (арифметико-логическое устройство), Включающее 40-разрядное циклическое сдвиговое устройство и два
независимых 40-разрядных аккумулятора
17*17-разрядный параллельный умножитель, совмещённый с 40-разрядным специализированным сумматором, выполняющий в одном цикле (без конвейеризации) операцию умножения с накоплением (МАС)
Модуль сравнения, выбора и хранения для операции сложения/сравнения и выбора в операторе Витерби
Кодер экспоненты, для вычисления значения экспоненты 40-разрядного аккумулятора в одном такте
Два генератора адреса с восьмью вспомогательными регистрами и двумя вспомогательными арифметическими регистрами (ARAUs)
Максимальные адресуемое пространство памяти 192К х 16 бит (192К слов), включающее 64К слов памяти программ, 64К слов памяти данных, 64К слов
пространства ввода-вывода
Масочное ПЗУ объемом 32К слов с возможностью конфигурирования, как память программ, так и данных
Встроенное ОЗУ двойного доступа (6K слов расслоенное по 1К)
Инструкции повторения одной команды и повторения блока программного кода
Команды, работающие с 32-разрядными операндами
Двух и трехоперандные команды
Арифметические команды с параллельным сохранением и параллельной загрузкой
Условные команды
Быстрый возврат из прерывания
187 инструкций (16-ти разрядные инструкции, содержащие от одного до трёх слов)
Высокоскоростная энергосберегающая КМОП технология 0.35 мкм
Полностью статическая схемотехника
Диапазон напряжений питания от 2.7 до 3.3 вольт
Максимальный ток потребления не более 50 мА
Температурный диапазон от -60°С до +85°С.
Характеристики периферийных модулей
Программируемый генератор состояния ожидания и программируемое переключение банков внешней памяти программ и данных, а также управление временами обмена с внешними портами
Встроенный генератор синхросигналов с фазовой автоподстройкой, работающий от внутреннего или внешнего генератора
Полнодуплексный последовательный порт, для 8-ми или 16-разрядных передач (SSP)
Буферизированный последовательный порт (BSP) с прямым доступом к ОЗУ
Один 16-разрядный таймер
Управление внешними выводами входа-выхода (XIO) для блокировки внешней шины данных, адресной шины и сигналов управления
Управление потребляемой мощностью командами IDLE1, IDLE2 и IDLE3
Выключение CLKOUT
Логика взаимодействия микропроцессора с аппаратным эмулятором на основе Стандарта 1149.1 † (JTAG ) для подключения к интегрированной среде
программирования и отладки Code Composer Studio (для CCS необходимо установить оригинальный драйвер)
Встроенное тестирование микропроцессора на основе стандарта JTAG
1967ВЦ1Т (3.9 Мб), 01.11.2010
