DS25CP102 3.125 Гбит/сек-ый матричный коммутатор 2 х 2 LVDS-сигналов с коррекцией предыскажений на выходах и компенсацией на входах
|
Блок-схема  Увеличить Группа компонентов LVDSОсновные параметры
Общее описаниеDS25CP102 - 3.125 Гбит/сек-ый матричный коммутатор 2x2 LVDS-сигналов, оптимизированный для коммутации и маршрутизации высокоскоростных сигналов, передаваемых по печатным проводникам текстолита FR-4 и сбалансированным кабелям. Благодаря полностью дифференциальной схемотехнике сигнального тракта гарантируется превосходная целостность сигналов и стойкость к шуму. Выполнение по неблокирующей архитектуре означает возможность подключения любого выхода к любому входу. DS25CP102 поддерживает возможность выбора двух уровней (выкл и вкл) предыскажений при передаче и двух уровней (выкл и вкл) компенсации при приеме. Благодаря широкому диапазону входных синфазных напряжений поддерживается возможность подключения к входам LVDS-, CML- и LVPECL-совместимых сигналов, при этом, выходные уровни - LVDS-совместимые. Благодаря очень малому посадочному месту корпуса, на плате занимается минимальное пространство, а согласованное с физическим прохождением сигналов расположение выводов упростит разводку печатной платы. На каждом дифференциальном входе и выходе имеется встроенный 100-омный согласовывающий резистор. Благодаря этому, снижаются потери отражения, уменьшается число компонентов и еще больше сокращается занимаемое на печатной плате пространство. |
 DS25CP102 (399.9 Кб), 05.03.2008
|
Datasheet
DS25CP102 3.125 Гбит/сек-ый матричный коммутатор 2 х 2 LVDS-сигналов с коррекцией предыскажений на выходах и компенсацией на входах (399.9 Кб), 05.03.2008
| Автор документа: Жанна Свирина, Кол-во просмотров: 2079 |
Дата публикации: 05.03.2008 10:27 Дата редактирования: 12.11.2010 17:09 |
